用74ls161及必要的门电路设计一个六十进制计数器，并用multisum仿真。
答：74ls161是四位二进制计数器，改成十进制计数器可以用反馈清0法和反馈置数法，接法稍有不同。如下是用proteus 画的仿真图，虽然不是mulitisum仿真，但逻辑图是相同的，所以，你 可以参考这个仿真图，用mulitisum画出仿真...
答：1、首先找到一块74ls195芯片，将其j、k输入端连接到一起，将r、load端连接高电平，将cp端连接脉冲信号，再将输出端从左到右、从上到下编号为q0、q1、q2、q3，如图所示。2、运用上面告诉大家的公式算出i=3，所以将q2...
答：74ls161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。具体设计如下：1、添加一个74ls161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，...
答：161是4位2进制、可预置同步计数器。十进制计数器，输出最大值是9（q3q2q1q0 = 1001），数据输入端置0（d0 = d1 = d2 = d3 = 0），输出最大值9取反，去控制置数端（ld' ，9脚），161会等到下一个时钟...
答：0101、0110七个。其最后一个，在下一个状态所对应的数码是：0111。利用74ls161的异步清零(低电平有效)功能，根据反馈清零法，可以得到74ls161所实现的七进制计数器电路图：（例图是通过仿真软件所绘制的电路仿真原理图）...
用74ls161及必要的门电路设计一个六十进制计数器,并用multisum...
答：用74ls160集成块设计一模为8，开机能自动清零的计数器，计术规则按：2，4这个比较困难，160输出为8421码，从0到9.按照你的要求后面需要接许多逻辑门
答：用两片160.当十位到5的时候清零。计数就从00到49之间循环。
答：用异步清零法，则在输出端的q3q2q0引出接到与非门，与非门输出接到161的清零端，另把d0~d3接地即可。
答：2、根据74ls161的真值表和同步置数的规则可以推出置数输入端输入数值应为0100，此时从0100~1111共12个状态，即构成十二进制计数器。将进位输出连接至同步置数端构成十二进制同步计数器。电路图如下：3、通过multism仿真波形...
答：连接电路图如下：
17734536667&&利用一片74ls161,一片74ls151及必要的门电路,可以循环产生16位的... 》》》 用74ls160集成块设计一模为8,开机能自动清零的计数器,计术规则按:2,4这个比较困难,160输出为8421码,从0到9.按照你的要求后面需要接许多逻辑门
17734536667&&请用74ls160、74ls161、74ls290和必要的门电路分别设计一个52进制计数器? - 》》》 这几个和必要的门电路分别设计个50二进制的数,可以用一些相关的一些方法,然后英雄运算等一些公式来进行.
17734536667&&分析所示集成计数器74ls161的功能表,增加合适的门电路设计七进制计数器并画出 - 》》》 计数范围: 0 ~ 6 .ls161 是同步置数,异步清零,我用置数法.
17734536667&&试利用四位二进制加法计数器74ls161附加门电路,设计一个循环计数状态为0101~1100计数器. - 》》》 状态转换图: 0101-0110-0111-1000-1001-1010-1011-1100-0101 连接图: 输入端d3d2d1d0接:0101, 输出端q3q2经与非门后,输出接输入端ld, ep=et=rd=1,
17734536667&&74ls161为4位 进制同步计数器 - 上学吧普法考试 》》》[答案] 你好: 我才用同步置数法,74ls161和一个两路与非门搭出的四进制计数器.希望我的回答能帮助到你.
17734536667&&数字电子技术74ls161 - 》》》 暂停复位用r-s触发器去做 555可以产生周期性时间信号 161用来做分频器 我们用过90和555做过电子秒表 记得555能产生的指定频率周期信号
17734536667&&设计一个数字秒表 》》》 数字秒表电路设计2007年12月18日nbsp;星期二nbsp;下午nbsp;09:16数字秒表电路设计一、工作原理nbsp;nbsp;本电路由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成.如下图所示:nbsp;nbsp;启动清零复位...
17734536667&&用74ls138和必要的门电路设计一个6节拍脉冲发生器,节拍为1ms的高电平 - 》》》 8421码译码器一共有16个输出状态(从0000~1111),把一个两输入的与非门的输入端分别接在给8421码译码器提供8421码的计数器(高电平清零的)的输出端q2和q3上,与非门的输出接到计数器的清零端,这样当计数器计数到第六个脉冲时,输出为0110,与非门的输出从低电平跳变为高电平,使计数器归零.于是计数器就只会有六个输出状态,成为六进制计数器,相应的8421bcd译码器也就只会有六种状态了.